SEMICONDUCTOR MEMORY DEVICE

Patent number:

JP57068092

Publication date:

1982-04-26

Inventor:

UCHIUMI CHIKATAKE; KIHARA TOSHIMASA;

MAKIMOTO TSUGUO

Applicant:

HITACHI LTD

Classification:

- international:

G11C17/00; H01L29/78; H01L43/00

- european:


H01L29/82

Application number: JP19800142900 19801015
Priority number(s): JP19800142900 19801015

Report a data error here

Abstract of JP57068092

PURPOSE:To obtain a high speed non-volatile memory by superposing ferromagnetic thin film on the gate (or under the gate) of an MOFET and connecting a metallic wire thereto. CONSTITUTION:An MOSFETQ2 is formed on a p type Si substrate, a ferrite thin film 6 is superposed via an insulating film 5 on a polysilicon gate 4, and aluminum conductor 8 for magnetization is disposed through an insulating film 7. At the writing time a writing line W and bit line A are set to "H", the conductor 8 is energized from A to B to magnetize film 6. At the reading time a reading line R and the bit line A are set to "H", and the magnitude of the drain current ID of the Q2 is detected and amplified. At the erasing time the writing line W and bit line B are set to "H", is energized reversely from B to A to demagnetize the ferromagnetic film. With this structure, the channel current of the Q2 is controlled by the existence or absence of magnetization of the ferromagnetic film, thereby obtaining high speed non-volatile memory having no variation in memory even if the power source is disconnected.



Data supplied from the esp@cenet database - Worldwide

① 日本国特許庁 (JP)

①特許出願公開

⑩公開特許公報(A)

昭57-68092

①Int. Cl.³
 H 01 L 43/00
 G 11 C 17/00

H 01 L 29/78

識別記号 101 庁内整理番号 6426—5 F 6549—5 B 7514—5 F ④公開 昭和57年(1982) 4月26日

発明の数 2 審査請求 未請求

(全 4 頁)

分半導体記憶装置

②特

願 昭55-142900

29出

願 昭55(1980)10月15日

70発 明

者 内海京丈

小平市上水本町1450番地株式会

社日立製作所武蔵工場内 : 木原利昌

⑫発 明 者

小平市上水本町1450番地株式会

社日立製作所武蔵工場内

⑩発 明 者 牧本次生

小平市上水本町1450番地株式会

社日立製作所武蔵工場内

⑪出 願 人 株式会社日立製作所

東京都千代田区丸の内1丁目5

番1号

個代 理 人 弁理士 薄田利幸

明 細 書

発明の名称 半導体配憶装置

特許讚求の範囲

1. ソース・ドレイン領域を有する半導体基板と、 この基板上に絶縁膜を介して形成さられゲートと、 このゲートの上又は下に絶縁膜を介して形成され た強磁性体膜及び強磁性体膜の上を通り絶縁膜を 介して設けられた導線とを有し、導線の電流方向 によつて強磁性体膜の磁性方向を制御し、磁性方 同によつてソース・ドレイン間の電流量を変える ようにしたことを特徴とする半導体配億装置。

2. ソース・ドレイン領域を有し、その一方の領域に複数の電極コンタクト部を有する半導体基板と、この基板上に絶縁膜を介して形成されたゲートと、このゲートの上又は下に絶縁膜を介して形成された強磁性体膜及び、強磁性体膜の上を通り絶縁膜を介して設けられた導線とを有し、導線の電流方向によつてツース・ドレイン間の電流量又は、及び電流方向を変えるようにしたことを特徴

とする半導体記憶装備。

発明の詳細な説明

本発明は不揮発性の半導体記憶装置に関する。 従来から半導体メモリであつて電源が切れても 記憶内容を保存できる機能を有する「不揮発性」 メモリは、銃出し専用メモリとして(1)マスクRO M . (2) EPROM . (3) EAROM 及びドマーRA M (STATIC RAM セルナM NOS)等がある。 これらのうちマスクRONはマスク処理でメモリ 各ピットに情報を書き込むので要造後にピット信 報の書替えは不可能であり、EPROMは電気的 に書込み案外線で記憶情報を消すので時間がかか り過ぎ、BAROMは電気的に鬱替え可能である が書替え回数が有限である等の欠点がある。又、 N V-RAMは通常はスタテイツク動作し、停電 時に配憶情報を不揮発メモリセルに裕すよりにな つているか、停電時に高電圧をかける工夫がいる こと、データ保持時間が有限であること、メモリ セル面積が大きくたること等の欠点がある。この 他に磁性体のみから成るコアメモリがあるが果積 化には不向きであつた。

本顧発明者は上述した点にかんがみ、半導体の 微細加工性と電気信号処理性の良さと強磁性体の もつ不揮発性とを組み合せることに着目した。 し たがつて本発明の目的はMOS標準に強磁性薄膜 を重ねこれに金属配線を施すことで高速の不揮発 性メモリとして使用できかつ高集機度に形成でき る半導体メモリを提供することにある。

第1図は本発明によるメモリセルの原理的構造を示す断面図である。同図において、1はり型 B 1 (シリコン) 基板、2 は基板の表面に形成した n + 型ソース,ドレイン領域、3 は 810 ± のごとき酸化物からなるゲート 絶縁膜、4 は多結晶 81 からなるゲート、5 は第2の絶縁膜、6はフェライト等のごとき強性体からなる薄膜、7 は第3 の絶縁膜である。すなわち、通常の M O B F B T のゲート 4 の上に磁性体薄膜 6 を重ねての上の を以降機 6 の絶縁抵抗が十分に大きければ磁性体

導体配憶装置が実現できる。との装置は不揮発性 装置であり、電源をオフレでも記憶した情報が消 えない。

第2図は半導体配備装置に本発明を適用した場合のメモリセル(1ビット)を回路図で示すものである。

同図において、Q」は書き込み用のMOBPBT、Q2はMOBメモリであつて、6は強磁性体 薄膜を、8は磁化用のAと導線をあらわす。

情報の書込みを行なり場合は、書込み線 W を HIGHにし、ビット線(A)をHIGHにすることによ り A と導線 8 上を(A)→(B)へ電流を流し、強磁性体 薄膜 6 を磁化する。

情報の読出しを行なり場合は、競み出し線RをHIGHにし、ピット線(A)をHIGHにすることにより半導体基板1上を(A)→(B)へ流れるドレイン電流Ipの大小をセンスアンブにて検出増編することにより1・0の出力を得る。

既に書込まれた情報の消去を行なう場合は、書 込み線例をHIGHにし、ビット線印をHIGHにす 薄膜を上下から囲んでいる第2の絶縁膜5、第3 の絶縁膜7はなくても差支えない、叉、第3図に 示すように磁性体薄膜6は多結晶8iゲート4の 下にあつてもよい。

このようなメモリセルにおいて、メモリ動作をさせるにあたつて、第1図を参照し、導線8上を(A)→(B)方向に電流を流すことにより磁性体薄膜6を磁化する。磁化の方向は磁性体薄膜の性質によって異なるが、例えばMOSPBTのゲートに対し垂直の方向(上→下)とする。したがつて導線に一度電流を流しただけで磁性体薄膜は永久的に磁化されることになる。

この状態でMOBFBTのゲートに電圧を印加するとゲート直下の半導体表面(チャネル部)の極性が反転(p→n)してドレイン電流が流れるようになる。このときゲート直下に磁界があるので磁界がない時、あるいは反対極性のときと電気の流れが異なる。すなわち磁性体薄膜の磁化の「ありなし」义は磁化方向の「正逆」でMOSFBTのドレイン電流値が異なることを利用した半

ることにより(B)→(A)へ電流を流して強砂性体を消砕する。

以上実施例で述べた本発明によれば、MOBFBTのゲート上(または下)に強磁性体薄膜を重ね、これを磁化させ、あるいはさせないことにより、チャネルを流れる電荷量をコントロールすることで、電源をオフにしても配憶情報が変ることなく、アクセス時間1μ日以下のNV-RAMが実現でき、しかも集積度も減少することなく前記発明の目的を達成できる。

第4図,第5図は本発明による半導体メモリセルの他の実施例を示すものである。この実施例では、MOBFBTのゲートの上に強磁性体準膜を有する半導体メモリにおいて、ソース,ドレイン領域B,Dのうち、一方の領域に複数の電極D,D2を設けた構造を有し、強磁性体の磁性方向によつてソース,ドレイン間の電流量を変えるようにしたものである。

第4 凶,第5 図において、各構成部分の指示番 号配号は第1 図における共通の構成部分の指示番 号記号と共用する。第4図において、一点鎖線で 囲む部分は n + 型拡散層であつて一方側にソース のコンタクト B が設けられ、他方側は 2 方向に分 れてドレインの 2 つのコンタクト D 1 , D 2 が設 けられる。細い実線で囲む部分はポリ B 1 ゲート 4 でその一部にコンタクト 9 が設けられる。破線 で囲む部分は強磁性体薄膜 6、太い実線で囲む部 分は A 4 導線 8 である。

次にこのメモリセルの動作を説明すれば、A L 導線 8 にパルス性の電流を流して磁性体を磁化させることにより書込みを行なり。競出しの場合はポリB1ゲートに出售流を印加すると発磁性体の磁化方向により、(D1)→回又は(D2)→(B)方向に電流が流れる。例えば(D1)→(B)を 1 ″とし、(D2)→(B)を 0 ″とすればメモリ動作をすることになる。消去の場合は A L 導線 8 に逆方向にパルス電流を流せばよい。

本発明は前記実施例以外にも変形例を有するものである。

本発明はMOSLSI技術、特に不揮発生RA

M に適用するものである。 図面の簡単な説明

第1図は本発明による半導体メモリの一実施例の断面図、第2図は本発明による半導体メモリを使用したメモリセルの1ピット分の回路図、第3図は本発明による半導体メモリの他の実施例の断面図、第4図は本発明による半導体メモリのさらに他の実施例の平面図、第5図は第4図のA-A・
視断面図である。

1 … p 勁 8 1 基板、2 … n + 型拡散層(ソース, ドレイン、3 ・ゲート絶縁膜、4 … ポリ B 1 ゲー ト、5 … 絶縁膜、6 …強磁性体薄膜、7 … 絶縁膜、 8 … A L 導線、9 … ゲート のコンタクト 部。

代理人 弁理士 海 田 利 幸

